¿HAS OLVIDADO TU CONTRASEÑA?

Para enviarte una nueva contraseña, escribe la dirección de correo electrónico completa que registraste en el Directorio.

Regresar

REGISTRO

Estimado usuario(a):

El presente módulo está dirigido exclusivamente a nuevos usuarios que desean pertenecer al Directorio Nacional d e Investigadores, Tecnología e Innovación Tecnológica de CONCYTEC.
Ficha CTI Vitae
SANTILLAN QUIÑONEZ GERARD FRANZ

Gestor en Investigación, Desarrollo e Innovación (I+D+i), con experiencia calificada en elaboración, planificación, ejecución y gerenciamiento de proyectos de investigación, en obtención de financiamiento para proyectos a través de procesos selectivos. Evaluador de proyectos de investigación básica, investigación aplicada e innovación tecnológica, así como movilizaciones, pasantías y misiones tecnológicas en concursos de CONCYTEC, FONDECYT, Innóvate Perú, FINCYT y Start Up Perú desde el año 2013. Ha brindado consultorías en ciencia y tecnología al Ministerio de Educación del Perú y la Universidad Peruana Cayetano Heredia. Amplio conocimiento del estado del arte de diversas tecnologías y sus avances e impacto en diversas áreas productivas. Ha sido miembro de Comités Técnicos para evaluar artículos científicos sometidos a conferencias internacionales y nacionales de gran prestigio. Participó como autor y asistente en diversas conferencias nacionales e internacionales. Ha creado y liderado dos empresas con enfoque tecnológico, de las cuales ha sido el Gerente General. Es autor de 26 artículos científicos publicados en revistas indexadas, conferencias internacionales y nacionales arbitradas. Su enfoque profesional se centra en Gestión de la I+D+i, el gerenciamiento de proyectos de investigación, desarrollo e innovación tecnológica, innovación educativa e incubación de empresas tecnológicas. Conocimiento del idioma español, inglés y portugués brasilero.

Fecha de última actualización: 19-06-2020

Web of Science ResearcherID: null

Datos Personales

    Fuente
Apellidos : SANTILLAN QUIÑONEZ
Nombres: GERARD FRANZ
Género: MASCULINO
Nacionalidad: PERÚ

Datos Actuales

Pagina web personal: http://
Pais de residencia: Perú

Experiencia Laboral

Institución Cargo Descripción del cargo Cargo en I+d+i Fecha Inicio Fecha Fin
MINISTERIO DE EDUCACIÓN GESTOR JUNIOR PMESUT-UNMSM Seleccionado como Gestor Junior del Programa de Mejora de la Educación Superior Universitaria y Tecnológica (PMESUT) para la Universidad Nacional Mayor de San Marcos adscrito a su Vicerrectorado de Investigación y Posgrado. Otros cargos relacionados a (I+D+i) Octubre 2019 A la actualidad
B-MATIC GROUP S.A.C.-B-MATIC S.A.C. DIRECTOR EJECUTIVO Establecer las bases de I+D+i, lograr convenios de colaboración con entidades y centros de investigación nacionales e internacionales, definir y ejecutar las estrategias y acciones comerciales, hacer vigilancia tecnológica y liderar los procesos de desarrollo tecnológico. Otros cargos relacionados a (I+D+i) Junio 2017 A la actualidad
INNOVACION TECNOLOGICA INTEGRADA S.A.C. GERENTE GENERAL Definir y gestionar el plan comercial, las acciones estratégicas y el molo de negocio. Asimismo, gestionar el talento y las relaciones corporativas. Diciembre 2014 Mayo 2017
FONDO PARA LA INVESTIGACIÓN, CIENCIA Y TECNOLOGÍA, FINCYT - (PERU) MIEMBRO DEL COMITÉ TÉCNICO CIENTÍFICO EN EL ÁREA DE TICS Evaluar proyectos seleccionados para la fase final del concurso convocado y definir los proyectos que recibirán el financiamiento. Noviembre 2014 Noviembre 2014
MINISTERIO DE EDUCACIÓN CONSULTOR EXTERNO EN TECNOLOGÍA Servicio de elaboración de actividades de aprendizaje de tecnología con relación a la competencia “Diseña y produce prototipos tecnológicos para resolver problemas de su entorno” correspondiente al aprendizaje fundamental “APLICA y HACE CIENCIA Y TECNOLOGÍA para comprender el mundo natural y mejorar la calidad de vida en la escuela”. Octubre 2014 Noviembre 2014
MINISTERIO DE EDUCACIÓN CONSULTOR EXTERNO EN TECNOLOGÍA Servicio de elaboración de una propuesta de actividades de la competencia de tecnología y matrices de capacidades e indicadores para la educación básica regular vinculado al aprendizaje fundamental de ciencias “Usa la Ciencia y la Tecnología para Mejorar la Calidad de Vida”. Julio 2014 Setiembre 2014
SMART ELECTRONICS PERÚ S.A.C. GERENTE DE PRODUCTO Conceptualización, diseño, y creación de nuevos productos y servicios con la tecnología NFC para marketing móvil y responsable de la diseñadora gráfica. Enero 2014 Junio 2014
UNIVERSIDAD PERUANA CAYETANO HEREDIA DOCENTE CONTRATADO - BECA DE RETORNO Investigación en circuitos integrados. Enero 2013 Setiembre 2013
FONDO PARA LA INVESTIGACIÓN, CIENCIA Y TECNOLOGÍA, FINCYT - (PERU) EVALUADOR EXTERNO PARA PROYECTOS DE INVESTIGACIÓN BÁSICA Y APLICADA, ÁREA DE TICS Analizar, evaluar y entregar un veredicto técnico al FINCYT sobre proyectos de investigación participantes del concurso de proyectos convocado. Agosto 2013 Agosto 2013
UNIVERSIDAD PERUANA CAYETANO HEREDIA CONSULTOR PARA PROYECTOS DE CIRCUITOS Y SISTEMAS INTEGRADOS Plan estratégico para crear, desarrollar y consolidar líneas de investigación en circuitos y sistemas integrados. Julio 2012 Diciembre 2012
UNIVERSIDAD FEDERAL DE SANTA CATARINA POST DOCTORADO Investigación sobre sensores magnético de efecto Hall tipo Split-Drain MAGFET de alta sensibilidad. Simulación numérica usando COMSOL Multiphysics. Diciembre 2010 Noviembre 2012
UNIVERSIDAD FEDERAL DE SANTA CATARINA ASISTENTE DE DOCENCIA Curso “Laboratório de Eletrônica Básica”, Especialidad de Ingeniería Electrónica. Marzo 2012 Julio 2012
INSTITUTO NACIONAL DE ASTROFÍSICA, ÓPTICA Y ELECTRÓNICA (INAOE) ASISTENTE DE DOCENCIA DE POSTGRADO Curso “Diseño de Circuitos Integrados Digitales 1”, Programa de Maestría en Ciencias en la Especialidad Electrónica. Preparar algunas clases teóricos y las sesiones de laboratorio del curso. Setiembre 2009 Diciembre 2009
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU JEFE DEL LABORATORIO DE PROCESAMIENTO DIGITAL DE SEÑALES Responsable administrativo y logístico del laboratorio. Logré renovación de equipos. Logré financiamiento de varios proyectos de investigación en la PUCP. Propuse la ejecución de diversos proyectos de investigación incorporando estudiantes de segundo y tercer año de carrera. Fortalecí el uso de dispositivos programables como CPLDs y FPGAs en arquitecturas para procesamiento de señales digitales. Logré la adquisición de diversos equipos para el tratamiento de señales y video. Enero 2002 Mayo 2003
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU DOCENTE CONTRATADO A TIEMPO Facultad de Ciencias e Ingeniería Designado para ser docente de cursos de la especialidad de Ingeniería Electrónica de la especialidad de Ingeniería Informática. Coordinador del curso "Laboratorio de Circuitos Digitales" de la especialidad de Ingeniería Electrónica. Docente del curso "Fundamentos de Electrónica" de la especialidad de Ingeniería Informática. Agosto 2001 Mayo 2003
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU ASISTENTE DE DOCENCIA Asistente para los cursos: Circuitos Analógicos, Circuitos Digitales, Laboratorio de Circuitos Digitales y Fundamentos de Electrónica. Agosto 1999 Agosto 2002
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU DOCENTE DEL CURSO “RAZONAMIENTO ANALÍTICO Y JUEGOS LÓGICOS”, Propuesta y elaboración de tareas, capacitación continua con el grupo de trabajo del curso y dictado del curso. Marzo 2001 Julio 2001
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU DOCENTE DEL ÁREA DE CIENCIA Y TECNOLOLOGÍA DEL CICLO INICIAL Parte del equipo que elaboró el contenido del curso “Ciencia y Tecnología”. Metodología de aprendizaje basado en problemas. Fui docente del curso “Ciencia y Tecnología”, Ciclo Inicial. Enero 2001 Julio 2001
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU DOCENTE DEL CURSO “CURSO DE VERANO PARA ESCOLARES DE TERCERO Y CUARTO DE SECUNDARIA: PROYECTO LA ASPIRINA”, Aplicación de la metodología de aprendizaje basado en problemas, evaluación continua de los estudiantes, asesoría y monitoreo para la ejecución del proyecto del curso y asesoría para la presentación final de cada grupo de trabajo ante los padres de familia. Enero 2001 Marzo 2001

Experiencia Laboral como Docente

Institución Tipo Institución Tipo Docente Descripción del cargo Fecha Inicio Fecha Fin

Experiencia como Asesor de Tesis

Universidad Tesis Tesista(s) Repositorio Fecha Aceptación de Tesis

Experiencia como evaluador y/o formulador de proyectos

Tipo de experiencia Ańo Tipo de proyecto Entidad financiadora Nombre del concurso Metodología de evaluación Monto proyecto (USD)
Experiencia como Evaluador 2014 Proyectos de investigación aplicada FONDO PARA LA INNOVACIÓN, CIENCIA Y TECNOLOGÍA - FINCYT Proyectos de Investigación Aplicada en el área de TICs Evaluador por panel 0.0
Experiencia como Evaluador 2019 Pasantías y/o misiones FONDO NACIONAL DE DESARROLLO CIENTIFICO, TECNOLOGICO Y DE INNOVACION TECNOLOGICA - FONDECYT Movilizaciones con Ecos Nord Perú 2019-01 Evaluador por panel 0.0
Experiencia como Evaluador 2019 Proyectos de Innovación FONDO NACIONAL DE DESARROLLO CIENTIFICO, TECNOLOGICO Y DE INNOVACION TECNOLOGICA - FONDECYT Proyectos de Aceleración de la Innovación Evaluador por panel 0.0

Formación Académica (Fuente: SUNEDU)

Grado Título Centro de Estudios País de Estudios Fuente
BACHILLER BACHILLER EN CIENCIAS, ESPECIALIDAD: INGENIERIA ELECTRONICA PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ PERÚ
BACHILLER BACHILLER EN CIENCIAS CON MENCION EN INGENIERIA ELECTRONICA PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ PERÚ
LICENCIADO / TÍTULO INGENIERO ELECTRONICO PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ PERÚ

Formación Académica (Fuente: Manual)

Grado Título Centro de Estudios País de Estudios Fecha de inicio Fecha fin Fuente
LICENCIADO / TÍTULO INGENIERO ELECTRÓNICO PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU PERÚ Febrero 1993 Febrero 1999
MAGISTER MAESTRO EN CIENCIAS ESPECIALIZADO EN ELECTRÓNICA INSTITUTO NACIONAL DE ASTROFÍSICA, ÓPTICA Y ELECTRÓNICA (INAOE) MEXICO Agosto 2003 Octubre 2005
DOCTORADO DOCTOR EN CIENCIAS ESPECIALIZADO EN ELECTRÓNICA INSTITUTO NACIONAL DE ASTROFÍSICA, ÓPTICA Y ELECTRÓNICA (INAOE) MEXICO Enero 2006 Julio 2010

Estudios Técnicos

Centro de estudios Carrera Fecha de Inicio Fecha de fin

Estudios académicos y/o técnicos superiores en curso

Centro de estudios Carrera Tipo de estudios Fecha de inicio

Formación Complementaria

Centro de estudios Capacitación complementaria Frecuencia Cantidad País de estudio Fecha de inicio Fecha fin
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU DIPLOMADO EN CRECIMIENTO ESTRATÉGICO DE NEGOCIOS MESES 10 Perú Abril 2014 Febrero 2015
UNIVERSIDAD FEDERAL DE SANTA CATARINA POST-DOCTORADO AÑOS 2 Brasil Diciembre 2010 Noviembre 2012
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU DIPLOMADO EN INNOVACIÓN DE LA GESTIÓN COMERCIAL MESES 6 Perú Agosto 2019 Febrero 2020

Idiomas

Idioma Lectura Conversación Escritura Forma de aprendizaje Lengua Materna
INGLES AVANZADO INTERMEDIO AVANZADO Estudio Instituto NO
PORTUGUES AVANZADO AVANZADO INTERMEDIO Estudio Instituto NO
ESPAÑOL O CASTELLANO AVANZADO SUPERIOR AVANZADO SUPERIOR AVANZADO SUPERIOR Otros SI

Línea de investigación

Área Sub área Disciplina Temática Ambiental Temática Médica y de la Salud
Ingeniería y Tecnología Ingenierías Eléctrica, Electrónica e Informática Ingeniería eléctrica y electrónica
Ingeniería y Tecnología Nanotecnología Nanoprocesos (aplicaciones a nanoescala)
Ingeniería y Tecnología Ingenierías Eléctrica, Electrónica e Informática Robótica y control automático

Producción científica

Tipo Producción Título Autor Año de Producción DOI Revista Fuente Cuartil de ScimagoJR o JCR*
Conference Paper High-sensitivity split-contact magnetoresistors on lightly doped silicon substrates Santillan-Quiñonez, G.F. 2014 10.1109/LASCAS.2014.6820254 2014 IEEE 5th Latin American Symposium on Circuits and Systems, LASCAS 2014 - Conference Proceedings No Aplica
Conference Paper Enhanced sensitivity magnetoresistor with a venturi-tube shape Santillan-Quinonez, G.F. 2012 10.1109/NEWCAS.2012.6329067 2012 IEEE 10th International New Circuits and Systems Conference, NEWCAS 2012
Review Exploiting magnetic sensing capabilities of Short Split-Drain MAGFETs Santillan-Quiñonez, G.F. 2010 10.1016/j.sse.2010.06.016 Solid-State Electronics S/C***
Conference Paper Equivalent rectangular active region and SPICE macro model for split-drain MAGFETs Santillan-Quiñonez, G.F. 2010 10.1149/1.3474184 ECS Transactions
Conference Paper Flexible and configurable integer 1-D discrete wavelet transform architecture in FPGAs using digit-serial technique Santillan-Quiñonez, G.F. 2000 IEEE International Symposium on Industrial Electronics
Conference Paper Real-time digit-serial decimating filter using systolic arrays and implemented in a CPLD Iparraguirre-Cardenas, Daniel 2000 Proceedings of the IEEE International Caracas Conference on Devices, Circuits and Systems, ICCDCS

* Sólo se presentan los cuartiles para la producción tipo artículos y review.

** Cuartil no disponible para el año de la publicación.

*** La revista no tiene cuartil en el año de la publicación.


Otras Producciones

Tipo de Producción Título Año de Producción Título de la fuente
ARTÍCULO MAGAZINE Convolución entera dígito-serial en tiempo real usando arreglos sistólicos en dispositivos lógicos programables complejos 2000 Revista "Electro Electrónica" de la Pontificia Universid...
ARTÍCULO EN CONGRESO Implementación VLSI full-custom de un circuito generador de tonos para una interfaz telefónica 1998 Anales del IV Workshop IBERCHIP, 1998, Mar del Plata, Ar...
ARTÍCULO EN CONGRESO Real-Time integer convolution implemented using systolic arrays and a digit-serial architecture in complex programmable logic devices 1999 Proc. of the Third International Workshop on Design of M...
ARTÍCULO EN CONGRESO Cálculo de la convolución entera en tiempo real en dispositivos lógicos programables por campo usando arreglos sistólicos y dígito-serial 1999 Memorias del Concurso de Proyectos del VI Congreso Inter...
ARTÍCULO EN CONGRESO Librería de Bloques para la implementación de multiplicadores digit-serial 1999 Memorias del Concurso de Proyectos del VI Congreso Inter...
ARTÍCULO EN CONGRESO Cálculo de la convolución entera en tiempo real en dispositivos lógicos programables usando arreglos sistólicos y digit-serial para fines pedagógicos e investigaciones 1999 XIII Reunión del Congreso Nacional de Ingeniería Mecánic...
ARTÍCULO EN CONGRESO Diseño de un banco de filtros dígito-serial para la implementación de la transformada discreta de Wavelet 2000 Anales del VI Workshop IBERCHIP, 2000, Sao Paulo, Brasil...
ARTÍCULO EN CONGRESO Arquitecturas de la transformada discreta de Wavelet 2-D para descomposición estándar y no-estándar con interfaz para el bus ISA 2000 Memorias del Concurso de Proyectos del VII Congreso Inte...
ARTÍCULO EN CONGRESO Real-Time digit-serial decimating filter using systolic arrays and implemented in a CPLD 2000 Proc. of the Third IEEE International Caracas Conference...
ARTÍCULO EN CONGRESO Flexible and configurable integer 1-D discrete wavelet transform in FPGAs using digit-serial technique 2000 Proc. of The 2000 IEEE International Symposium on Indust...
ARTÍCULO EN CONGRESO Controlador de un monitor VGA con resolución 640x480 sobre un CPLD FLEX 10K 2002 Anales del VIII Workshop IBERCHIP, 2002, Guadalajara, Mé...
ARTÍCULO EN CONGRESO Módulos de programación múltiple para los CPLDs MAX 3000, 7000 y 9000 2002 Anales del VIII Workshop IBERCHIP, 2002, Guadalajara, Mé...
ARTÍCULO EN CONGRESO Control configurable de la muestra de señales biomédicas en tiempo real sobre un monitor VGA con resolución de 640x480 2002 2002 IEEE CAS TOUR, 2002, Sta. Ma. Tonantzintla, Puebla,...
ARTÍCULO EN CONGRESO Analizador lógico con salida a un monitor VGA con resolución 640x480 sobre un FPGA FLEX10K: VG-LOGIC 2003 Anales del IX Workshop IBERCHIP, 2003, La Habana, Cuba.
ARTÍCULO EN CONGRESO Controlador de un mouse PS/2 para la interacción con un monitor de resolución variable sobre un FPGA FLEX 10K 2004 Anales del X Workshop IBERCHIP, 2004, Cartagena, Colombia.
ARTÍCULO EN CONGRESO Test basado en oscilación de slew-rate y ruido de conmutación simultánea 2005 Memorias del Sexto Encuentro de Investigación, Instituto...
ARTÍCULO EN CONGRESO Verification of I/O buffers using a modified oscillation technique 2006 Anales del XII Workshop IBERCHIP, 2006, San José, Costa ...
ARTÍCULO EN CONGRESO Verificación de integridad de señal a través del campo magnético 2006 Memorias del Séptimo Encuentro de Investigación, Institu...
ARTÍCULO EN CONGRESO Testing output buffers using an oscillation based technique 2006 Proc. of the 2nd International Conference on Electronic ...
ARTÍCULO EN CONGRESO Modelado de la sensibilidad de un split-drain MAGFET incorporando el modelo physical alpha-power de un MOSFET 2008 Memorias del Noveno Encuentro de Investigación, Institut...
ARTÍCULO EN CONGRESO A short-channel silicon-based split-drain MAGFET measuring below 275µT 2009 Memorias del Décimo Encuentro de Investigación, Institut...
ARTÍCULO EN CONGRESO A short-channel silicon-based split-drain MAGFET measuring from 90µT 2010 Proc. of the IEEE Latin American Symposium on Circuits a...
ARTÍCULO EN CONGRESO Equivalent rectangular active region and SPICE macro model for split-drain MAGFETs 2010 Proc. 25th Symposium on Microelectronics Technology and ...
ARTÍCULO EN CONGRESO Factibilidad de integrar split-drain MAGFETs con alta sensibilidad en tecnología CMOS 2011 Encuentro Científico Internacional 2011 de Invierno, ECI...
ARTÍCULO PERIÓDICO Exploiting magnetic sensing capabilities of Short Split-Drain MAGFETs 2010 Solid-State Electronics
ARTÍCULO EN CONGRESO Enhanced sensitivity Magnetoresistor with a Venturi-tube shape 2012 Proc. 10th IEEE International NEWCAS Conference, NEWCAS2...

Proyectos de Investigación

Tipo Proyecto Título Descripción Institución Fecha de Inicio Fecha Fin Inv. Principal Área OCDE
Sistemas de Configuración y Programación de los Dispositivos Lógicos Programables Complejos MAX y FLEX de la Familia Altera Plataformas flexibles y de bajo costo diseñados y fabricados completamente en el Perú fueron logradas para programar y configurar dispositivos avanzados de CPLDs y FPGAs de Altera. Esto permitió un desarrollo sostenido e innovador en estas líneas de trabajo en la Pontificia Universidad Católica del Perú. PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU Enero 2000 Diciembre 2000 PAUL RODRIGUEZ VALDERRAMA Ingeniería y Tecnología
Módulo de Desarrollo para la Investigación y Enseñanza de Aplicaciones de Procesamiento Digital de Señales Para el procesamiento digital de señales son requeridos desarrollar procesos matemáticos como convolución, filtros, transformaciones matemáticas específicas, entre otros. Este proyecto logra el diseño, simulación, fabricación y verificación experimental de arquitecturas que desarrollan funciones de convolución, filtros FIR, transformada discreta de Wavelet en 1D y transformada discreta de Wavelet en 2D. Las arquitecturas pueden configurarse con distintos parámetros usando dispositivos FPGAs. PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU Enero 2000 Diciembre 2002 PAUL RODRIGUEZ VALDERRAMA Ingeniería y Tecnología
Módulo Digital Para Implementar un Laboratorio de Circuitos Digitales con el Dispositivo Lógico Programable Complejo FLEX10K10 Usando un dispositivo FPGA de bajo costo, una plataforma flexible con posibilidad de desarrollar múltiples funciones fue diseñado, fabricado y verificado experimentalmente para hacer clases experimentales de circuitos digitales avanzados. Estos módulos lograron ser fabricados y usados en las clases de la especialidad de ingeniería electrónica de la Pontificia Universidad Católica del Perú. PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU Enero 2001 Diciembre 2001 GERARD FRANZ SANTILLAN QUIÑONEZ Ingeniería y Tecnología
Módulo Digital Interactivo Basado en el CPLD MAX 7000 para la Enseñanza de Circuitos Digitales Las clases teóricas de circuitos digitales convencionales en una universidad tienen dificultades para ver experimentalmente el funcionamiento de las estrategias propuestas por el docente. Este proyecto logró el diseño de un módulo portátil basado en un dispositivo FPGA de bajo costo que permite implementar experimentalmente los circuitos diseñados por el docente como ejercicios. Este módulo fue usado por docentes del curso Circuitos Digitales de Ingeniería Electrónica de la PUCP. PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU Enero 2001 Diciembre 2001 GERARD FRANZ SANTILLAN QUIÑONEZ Ingeniería y Tecnología
Analizador Digital Usando un Monitor VGA Un monitor VGA puede ser usado como interfaz para mostrar las señales digitales de un analizador lógico que es muy usado en ingeniería electrónica. Este trabajo logra desarrollar un controlador de monitor VGA con un FPGA de bajo costo y logra mostrar sobre la pantalla las señales digitales capturadas por las punta de prueba. PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU Enero 2001 Diciembre 2001 GERARD FRANZ SANTILLAN QUIÑONEZ Ingeniería y Tecnología
Implementación De Sistema De Encriptación de Datos Aplicando Algoritmo Rijndael Los sistemas de encriptación son necesarios para lograr la integridad de la información. Este trabajo desarrolla una arquitectura para desarrollar uno de las estrategias estándares de criptografía, el algoritmo Rijndael, sobre un FPGA. PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU Enero 2003 Diciembre 2003 GERARD FRANZ SANTILLAN QUIÑONEZ Ingeniería y Tecnología
Compresión de Video usando Arquitectura SIMD Mediante Análisis Wavelet El uso de procesadores con arquitecturas SMID es propuesto para desarrollar sobre ellos estrategias de compresión de video basadas en la transformada de Wavelet. Este trabajo logra iniciar esta línea de investigación en el Laboratorio de Procesamiento Digital de Señales de la Pontificia Universidad Católica del Perú. PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU Enero 2003 Diciembre 2003 GERARD FRANZ SANTILLAN QUIÑONEZ Ingeniería y Tecnología
Monitoreamiento de densidad de flujo magnético con MAGFETs de drenaje partido para estandarización de la compatibilidad electromagnética de circuitos integrados La compatibilidad electromagnética es un factor crítico en circuitos integrados para asegurar el cumplimiento de diversas normas ya establecida. Este proyecto propone el uso de sensores magnéticos MAGFET para incorporarlos en los circuitos integrados fabricados con tecnología CMOS estándar. Los resultados muestran condiciones apropiadas para incrementar la sensibilidad de este tipo de sensores de forma significativa. UNIVERSIDAD FEDERAL DE SANTA CATARINA Diciembre 2010 Noviembre 2012 CARLOS GALUP MONTORO Ingeniería y Tecnología

Proyectos importados de ORCID

Tipo de financiamiento Título Descripción Institución Fecha de Inicio Fecha de Fin

Derechos de Propiedad Intelectual

Título de la Propiedad Intelectual (PI) Tipo de PI Entidad donde se tramitó la PI País Nombre del propietario de la PI Trámite vía PCT Estado de la patente Número de registrode la PI Rol de participación Participación en los derechos de la PI

Productos de Desarrollo Industrial

Denominación Tipo de desarrollo Tipo de participación Estado del desarrollo Alcance del desarrollo Estado del uso del desarrollo Propietario del desarrollo

Distinciones y Premios

Institución Distinción Descripción País Web Referencia
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU Promotor de la Investigación Tecnológica Distinción otorgada por esta organización estudiantil por los destacados aportes realizados durante un año determinado. PERÚ
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU Tesis de Licenciatura para optar el grado de Licenciado en Ciencias con Mención en Ingeniería Electrónica aprobada con el calificativo de SOBRESALIENTE Máximo grado de aprobación de una Tesis de Licenciatura en esta universidad. PERÚ
CNPQ CONSELHO NACIONAL DE DESENVOLVIMENTO CIENTÍFICO E TECNOLÓGICO Beca Integral para Post Doctorado Junior Beca otorgado mediante concurso para una estancia Post Doctorael la Universidad Federal de Santa Catarina, Brasil, de 2010 a 2012. BRASIL
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU Primer Puesto Diplomado en Crecimiento Estratégico de Negocios Luego de concluir todos los cursos y haber sustentado los proyectos finales e individuales de cada participante, se ha otorgado esta distinción al mejor promedio acumulado de todo el diplomado. PERÚ
INSTITUTO NACIONAL DE ASTROFÍSICA, ÓPTICA Y ELECTRÓNICA (INAOE) Beca para estudios de Maestría Luego de aprobar el proceso de admisión, se otorgad esta Beca Integral para hacer estudio de Maestría en Ciencias por 2 años. MEXICO
CONSEJO NACIONAL DE CIENCIA Y TECNOLOGÍA (CONACYT-MEXICO) Beca para estudios de Doctorado en Ciencias Luego de aprobar el proceso de admisión en el Instituto Nacional de Astrofísica, Óptica y Electrónica de México, el CONACYT otorga esta Beca Integral para hacer estudios de Doctorado en Ciencias por 4 años. MEXICO
Contactar investigador Aquí

Los investigadores son responsables por los datos que consignen en la ficha personal del Directorio Nacional de Investigadores en CTeI, la cual podrá ser verificada en cualquier oportunidad por el CONCYTEC.

De comprobarse fraude o falsedad de la información y/o los documentos adjuntados, el CONCYTEC, podrá dar de baja el registro, sin perjuicio de iniciar las acciones, correspondientes.