¿HAS OLVIDADO TU CONTRASEÑA?

Para enviarte una nueva contraseña, escribe la dirección de correo electrónico completa que registraste en el Directorio.

Regresar

REGISTRO

Estimado usuario(a):

El presente módulo está dirigido exclusivamente a nuevos usuarios que desean pertenecer al Directorio Nacional d e Investigadores, Tecnología e Innovación Tecnológica de CONCYTEC.

FICHA CTI VITAE

           

SANTILLAN QUIÑONEZ GERARD FRANZ

Gestor en Investigación, Desarrollo e Innovación (I+D+i), con experiencia calificada en elaboración, planificación, ejecución y gerenciamiento de proyectos de investigación, en obtención de financiamiento para proyectos a través de procesos selectivos. Evaluador de proyectos de investigación básica, investigación aplicada e innovación tecnológica, así como movilizaciones, pasantías y misiones tecnológicas en concursos de CONCYTEC, FONDECYT, Innóvate Perú, FINCYT y Start Up Perú desde el año 2013. Ha brindado consultorías en ciencia y tecnología al Ministerio de Educación del Perú y la Universidad Peruana Cayetano Heredia. Amplio conocimiento del estado del arte de diversas tecnologías y sus avances e impacto en diversas áreas productivas. Ha sido miembro de Comités Técnicos para evaluar artículos científicos sometidos a conferencias internacionales y nacionales de gran prestigio. Participó como autor y asistente en diversas conferencias nacionales e internacionales. Ha creado y liderado dos empresas con enfoque tecnológico, de las cuales ha sido el Gerente General. Es autor de 26 artículos científicos publicados en revistas indexadas, conferencias internacionales y nacionales arbitradas. Su enfoque profesional se centra en Gestión de la I+D+i, el gerenciamiento de proyectos de investigación, desarrollo e innovación tecnológica, innovación educativa e incubación de empresas tecnológicas. Conocimiento del idioma español, inglés y portugués brasilero.

Fecha de última actualización:
19-06-2020

  

Datos Personales

    Fuente
Apellidos : SANTILLAN QUIÑONEZ
Nombres: GERARD FRANZ
Género: MASCULINO
Nacionalidad: PERÚ
Pagina web personal: http://

Experiencia Laboral

Institución Cargo Fecha Inicio Fecha Fin
MINISTERIO DE EDUCACIÓN GESTOR JUNIOR PMESUT-UNMSM 2019-10-01 A la actualidad
B-MATIC GROUP S.A.C.-B-MATIC S.A.C. DIRECTOR EJECUTIVO 2017-06-01 A la actualidad
INNOVACION TECNOLOGICA INTEGRADA S.A.C. GERENTE GENERAL 2014-12-01 2017-05-01
FONDO PARA LA INVESTIGACIÓN, CIENCIA Y TECNOLOGÍA, FINCYT - (PERU) MIEMBRO DEL COMITÉ TÉCNICO CIENTÍFICO EN EL ÁREA DE TICS 2014-11-01 2014-11-01
MINISTERIO DE EDUCACIÓN CONSULTOR EXTERNO EN TECNOLOGÍA 2014-10-01 2014-11-01
MINISTERIO DE EDUCACIÓN CONSULTOR EXTERNO EN TECNOLOGÍA 2014-07-01 2014-09-01
SMART ELECTRONICS PERÚ S.A.C. GERENTE DE PRODUCTO 2014-01-01 2014-06-01
UNIVERSIDAD PERUANA CAYETANO HEREDIA DOCENTE CONTRATADO - BECA DE RETORNO 2013-01-01 2013-09-01
FONDO PARA LA INVESTIGACIÓN, CIENCIA Y TECNOLOGÍA, FINCYT - (PERU) EVALUADOR EXTERNO PARA PROYECTOS DE INVESTIGACIÓN BÁSICA Y APLICADA, ÁREA DE TICS 2013-08-01 2013-08-01
UNIVERSIDAD PERUANA CAYETANO HEREDIA CONSULTOR PARA PROYECTOS DE CIRCUITOS Y SISTEMAS INTEGRADOS 2012-07-01 2012-12-01
UNIVERSIDAD FEDERAL DE SANTA CATARINA POST DOCTORADO 2010-12-01 2012-11-01
UNIVERSIDAD FEDERAL DE SANTA CATARINA ASISTENTE DE DOCENCIA 2012-03-01 2012-07-01
INSTITUTO NACIONAL DE ASTROFÍSICA, ÓPTICA Y ELECTRÓNICA (INAOE) ASISTENTE DE DOCENCIA DE POSTGRADO 2009-09-01 2009-12-01
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU JEFE DEL LABORATORIO DE PROCESAMIENTO DIGITAL DE SEÑALES 2002-01-01 2003-05-01
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU DOCENTE CONTRATADO A TIEMPO 2001-08-01 2003-05-01
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU ASISTENTE DE DOCENCIA 1999-08-01 2002-08-01
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU DOCENTE DEL CURSO “RAZONAMIENTO ANALÍTICO Y JUEGOS LÓGICOS”, 2001-03-01 2001-07-01
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU DOCENTE DEL ÁREA DE CIENCIA Y TECNOLOLOGÍA DEL CICLO INICIAL 2001-01-01 2001-07-01
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU DOCENTE DEL CURSO “CURSO DE VERANO PARA ESCOLARES DE TERCERO Y CUARTO DE SECUNDARIA: PROYECTO LA ASPIRINA”, 2001-01-01 2001-03-01

Experiencia Laboral como Docente

Institución Tipo Docente Tipo Institución Fecha Inicio Fecha Fin

Experiencia como Asesor de Tesis

Universidad Tesis Tesista(s) Repositorio Fecha Aceptación de Tesis

Experiencia como evaluador y/o formulador de proyectos

Ańo Tipo de proyecto Entidad financiadora Metodología de evaluación Monto proyecto (USD)
2014 Proyectos de investigación aplicada FONDO PARA LA INNOVACIÓN, CIENCIA Y TECNOLOGÍA - FINCYT Evaluador por panel 0.0
2019 Pasantías y/o misiones FONDO NACIONAL DE DESARROLLO CIENTIFICO, TECNOLOGICO Y DE INNOVACION TECNOLOGICA - FONDECYT Evaluador por panel 0.0
2019 Proyectos de Innovación FONDO NACIONAL DE DESARROLLO CIENTIFICO, TECNOLOGICO Y DE INNOVACION TECNOLOGICA - FONDECYT Evaluador por panel 0.0

Datos Académicos

Grado Título Centro de Estudios País de Estudios Fuente
LICENCIADO / TÍTULO INGENIERO ELECTRÓNICO PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU PERÚ
MAGISTER MAESTRO EN CIENCIAS ESPECIALIZADO EN ELECTRÓNICA INSTITUTO NACIONAL DE ASTROFÍSICA, ÓPTICA Y ELECTRÓNICA (INAOE) MEXICO
DOCTORADO DOCTOR EN CIENCIAS ESPECIALIZADO EN ELECTRÓNICA INSTITUTO NACIONAL DE ASTROFÍSICA, ÓPTICA Y ELECTRÓNICA (INAOE) MEXICO
BACHILLER BACHILLER EN CIENCIAS, ESPECIALIDAD: INGENIERIA ELECTRONICA PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ PERÚ
BACHILLER BACHILLER EN CIENCIAS CON MENCION EN INGENIERIA ELECTRONICA PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ PERÚ
LICENCIADO / TÍTULO INGENIERO ELECTRONICO PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ PERÚ

Idiomas

# Idioma Lectura Conversación Escritura Lengua Materna
1 INGLES AVANZADO INTERMEDIO AVANZADO NO
2 PORTUGUES AVANZADO AVANZADO INTERMEDIO NO
3 ESPAÑOL O CASTELLANO AVANZADO SUPERIOR AVANZADO SUPERIOR AVANZADO SUPERIOR SI

Producción científica

Tipo Producción Título Primer autor Año de Producción DOI Revista Fuente Cuartil de ScimagoJR (*)
High-sensitivity split-contact magnetoresistors on lightly doped silicon substrates Santillan-Quiñonez, G.F. 2014 No Disponible
Enhanced sensitivity magnetoresistor with a venturi-tube shape Santillan-Quinonez, G.F. 2012 No Disponible
Equivalent rectangular active region and SPICE macro model for split-drain MAGFETs Santillan-Quiñonez, G.F. 2010 No Disponible
Exploiting magnetic sensing capabilities of Short Split-Drain MAGFETs Santillan-Quiñonez, G.F. 2010 No Disponible
Flexible and configurable integer 1-D discrete wavelet transform architecture in FPGAs using digit-serial technique Santillan-Quiñonez, G.F. 2000 No Disponible
Real-time digit-serial decimating filter using systolic arrays and implemented in a CPLD Iparraguirre-Cardenas, Daniel 2000 No Disponible

(*) Cuartiles asociados a las revisas de los artículos durante los últimos 7 años.

Otras Producciones

Tipo de Producción Título Año de Producción Título de la fuente
ARTÍCULO MAGAZINE Convolución entera dígito-serial en tiempo real usando arreglos sistólicos en dispositivos lógicos programables complejos 2000 Revista "Electro Electrónica" de la Pontificia Universid...
ARTÍCULO EN CONGRESO Implementación VLSI full-custom de un circuito generador de tonos para una interfaz telefónica 1998 Anales del IV Workshop IBERCHIP, 1998, Mar del Plata, Ar...
ARTÍCULO EN CONGRESO Real-Time integer convolution implemented using systolic arrays and a digit-serial architecture in complex programmable logic devices 1999 Proc. of the Third International Workshop on Design of M...
ARTÍCULO EN CONGRESO Cálculo de la convolución entera en tiempo real en dispositivos lógicos programables por campo usando arreglos sistólicos y dígito-serial 1999 Memorias del Concurso de Proyectos del VI Congreso Inter...
ARTÍCULO EN CONGRESO Librería de Bloques para la implementación de multiplicadores digit-serial 1999 Memorias del Concurso de Proyectos del VI Congreso Inter...
ARTÍCULO EN CONGRESO Cálculo de la convolución entera en tiempo real en dispositivos lógicos programables usando arreglos sistólicos y digit-serial para fines pedagógicos e investigaciones 1999 XIII Reunión del Congreso Nacional de Ingeniería Mecánic...
ARTÍCULO EN CONGRESO Diseño de un banco de filtros dígito-serial para la implementación de la transformada discreta de Wavelet 2000 Anales del VI Workshop IBERCHIP, 2000, Sao Paulo, Brasil...
ARTÍCULO EN CONGRESO Arquitecturas de la transformada discreta de Wavelet 2-D para descomposición estándar y no-estándar con interfaz para el bus ISA 2000 Memorias del Concurso de Proyectos del VII Congreso Inte...
ARTÍCULO EN CONGRESO Real-Time digit-serial decimating filter using systolic arrays and implemented in a CPLD 2000 Proc. of the Third IEEE International Caracas Conference...
ARTÍCULO EN CONGRESO Flexible and configurable integer 1-D discrete wavelet transform in FPGAs using digit-serial technique 2000 Proc. of The 2000 IEEE International Symposium on Indust...
ARTÍCULO EN CONGRESO Controlador de un monitor VGA con resolución 640x480 sobre un CPLD FLEX 10K 2002 Anales del VIII Workshop IBERCHIP, 2002, Guadalajara, Mé...
ARTÍCULO EN CONGRESO Módulos de programación múltiple para los CPLDs MAX 3000, 7000 y 9000 2002 Anales del VIII Workshop IBERCHIP, 2002, Guadalajara, Mé...
ARTÍCULO EN CONGRESO Control configurable de la muestra de señales biomédicas en tiempo real sobre un monitor VGA con resolución de 640x480 2002 2002 IEEE CAS TOUR, 2002, Sta. Ma. Tonantzintla, Puebla,...
ARTÍCULO EN CONGRESO Analizador lógico con salida a un monitor VGA con resolución 640x480 sobre un FPGA FLEX10K: VG-LOGIC 2003 Anales del IX Workshop IBERCHIP, 2003, La Habana, Cuba.
ARTÍCULO EN CONGRESO Controlador de un mouse PS/2 para la interacción con un monitor de resolución variable sobre un FPGA FLEX 10K 2004 Anales del X Workshop IBERCHIP, 2004, Cartagena, Colombia.
ARTÍCULO EN CONGRESO Test basado en oscilación de slew-rate y ruido de conmutación simultánea 2005 Memorias del Sexto Encuentro de Investigación, Instituto...
ARTÍCULO EN CONGRESO Verification of I/O buffers using a modified oscillation technique 2006 Anales del XII Workshop IBERCHIP, 2006, San José, Costa ...
ARTÍCULO EN CONGRESO Verificación de integridad de señal a través del campo magnético 2006 Memorias del Séptimo Encuentro de Investigación, Institu...
ARTÍCULO EN CONGRESO Testing output buffers using an oscillation based technique 2006 Proc. of the 2nd International Conference on Electronic ...
ARTÍCULO EN CONGRESO Modelado de la sensibilidad de un split-drain MAGFET incorporando el modelo physical alpha-power de un MOSFET 2008 Memorias del Noveno Encuentro de Investigación, Institut...
ARTÍCULO EN CONGRESO A short-channel silicon-based split-drain MAGFET measuring below 275µT 2009 Memorias del Décimo Encuentro de Investigación, Institut...
ARTÍCULO EN CONGRESO A short-channel silicon-based split-drain MAGFET measuring from 90µT 2010 Proc. of the IEEE Latin American Symposium on Circuits a...
ARTÍCULO EN CONGRESO Equivalent rectangular active region and SPICE macro model for split-drain MAGFETs 2010 Proc. 25th Symposium on Microelectronics Technology and ...
ARTÍCULO EN CONGRESO Factibilidad de integrar split-drain MAGFETs con alta sensibilidad en tecnología CMOS 2011 Encuentro Científico Internacional 2011 de Invierno, ECI...
ARTÍCULO PERIÓDICO Exploiting magnetic sensing capabilities of Short Split-Drain MAGFETs 2010 Solid-State Electronics
ARTÍCULO EN CONGRESO Enhanced sensitivity Magnetoresistor with a Venturi-tube shape 2012 Proc. 10th IEEE International NEWCAS Conference, NEWCAS2...

Proyectos de Investigación

Título Descripción Fecha de Inicio Fecha Fin Inv. Principal Área OCDE
Implementación De Sistema De Encriptación de Datos Aplicando Algoritmo Rijndael Los sistemas de encriptación son necesarios para lograr la integridad de la información. Este trabajo desarrolla una arquitectura para desarrollar uno de las estrategias estándares de criptografía, el algoritmo Rijndael, sobre un FPGA. Enero 2003 Diciembre 2003 GERARD FRANZ SANTILLAN QUIÑONEZ Ingeniería y Tecnología
Sistemas de Configuración y Programación de los Dispositivos Lógicos Programables Complejos MAX y FLEX de la Familia Altera Plataformas flexibles y de bajo costo diseñados y fabricados completamente en el Perú fueron logradas para programar y configurar dispositivos avanzados de CPLDs y FPGAs de Altera. Esto permitió un desarrollo sostenido e innovador en estas líneas de trabajo en la Pontificia Universidad Católica del Perú. Enero 2000 Diciembre 2000 PAUL RODRIGUEZ VALDERRAMA Ingeniería y Tecnología
Módulo de Desarrollo para la Investigación y Enseñanza de Aplicaciones de Procesamiento Digital de Señales Para el procesamiento digital de señales son requeridos desarrollar procesos matemáticos como convolución, filtros, transformaciones matemáticas específicas, entre otros. Este proyecto logra el diseño, simulación, fabricación y verificación experimental de arquitecturas que desarrollan funciones de convolución, filtros FIR, transformada discreta de Wavelet en 1D y transformada discreta de Wavelet en 2D. Las arquitecturas pueden configurarse con distintos parámetros usando dispositivos FPGAs. Enero 2000 Diciembre 2002 PAUL RODRIGUEZ VALDERRAMA Ingeniería y Tecnología
Módulo Digital Para Implementar un Laboratorio de Circuitos Digitales con el Dispositivo Lógico Programable Complejo FLEX10K10 Usando un dispositivo FPGA de bajo costo, una plataforma flexible con posibilidad de desarrollar múltiples funciones fue diseñado, fabricado y verificado experimentalmente para hacer clases experimentales de circuitos digitales avanzados. Estos módulos lograron ser fabricados y usados en las clases de la especialidad de ingeniería electrónica de la Pontificia Universidad Católica del Perú. Enero 2001 Diciembre 2001 GERARD FRANZ SANTILLAN QUIÑONEZ Ingeniería y Tecnología
Módulo Digital Interactivo Basado en el CPLD MAX 7000 para la Enseñanza de Circuitos Digitales Las clases teóricas de circuitos digitales convencionales en una universidad tienen dificultades para ver experimentalmente el funcionamiento de las estrategias propuestas por el docente. Este proyecto logró el diseño de un módulo portátil basado en un dispositivo FPGA de bajo costo que permite implementar experimentalmente los circuitos diseñados por el docente como ejercicios. Este módulo fue usado por docentes del curso Circuitos Digitales de Ingeniería Electrónica de la PUCP. Enero 2001 Diciembre 2001 GERARD FRANZ SANTILLAN QUIÑONEZ Ingeniería y Tecnología
Analizador Digital Usando un Monitor VGA Un monitor VGA puede ser usado como interfaz para mostrar las señales digitales de un analizador lógico que es muy usado en ingeniería electrónica. Este trabajo logra desarrollar un controlador de monitor VGA con un FPGA de bajo costo y logra mostrar sobre la pantalla las señales digitales capturadas por las punta de prueba. Enero 2001 Diciembre 2001 GERARD FRANZ SANTILLAN QUIÑONEZ Ingeniería y Tecnología
Compresión de Video usando Arquitectura SIMD Mediante Análisis Wavelet El uso de procesadores con arquitecturas SMID es propuesto para desarrollar sobre ellos estrategias de compresión de video basadas en la transformada de Wavelet. Este trabajo logra iniciar esta línea de investigación en el Laboratorio de Procesamiento Digital de Señales de la Pontificia Universidad Católica del Perú. Enero 2003 Diciembre 2003 GERARD FRANZ SANTILLAN QUIÑONEZ Ingeniería y Tecnología
Monitoreamiento de densidad de flujo magnético con MAGFETs de drenaje partido para estandarización de la compatibilidad electromagnética de circuitos integrados La compatibilidad electromagnética es un factor crítico en circuitos integrados para asegurar el cumplimiento de diversas normas ya establecida. Este proyecto propone el uso de sensores magnéticos MAGFET para incorporarlos en los circuitos integrados fabricados con tecnología CMOS estándar. Los resultados muestran condiciones apropiadas para incrementar la sensibilidad de este tipo de sensores de forma significativa. Diciembre 2010 Noviembre 2012 CARLOS GALUP MONTORO Ingeniería y Tecnología

Proyectos de ORCID

Título Descripción Fecha de Inicio Fecha Fin

Distinciones y Premios

Distinción Descripción País Fecha premiación
Promotor de la Investigación Tecnológica Distinción otorgada por esta organización estudiantil por los destacados aportes realizados durante un año determinado. PERÚ Mayo 2000
Tesis de Licenciatura para optar el grado de Licenciado en Ciencias con Mención en Ingeniería Electrónica aprobada con el calificativo de SOBRESALIENTE Máximo grado de aprobación de una Tesis de Licenciatura en esta universidad. PERÚ Abril 2001
Beca Integral para Post Doctorado Junior Beca otorgado mediante concurso para una estancia Post Doctorael la Universidad Federal de Santa Catarina, Brasil, de 2010 a 2012. BRASIL Diciembre 2010
Primer Puesto Diplomado en Crecimiento Estratégico de Negocios Luego de concluir todos los cursos y haber sustentado los proyectos finales e individuales de cada participante, se ha otorgado esta distinción al mejor promedio acumulado de todo el diplomado. PERÚ Febrero 2015
Beca para estudios de Maestría Luego de aprobar el proceso de admisión, se otorgad esta Beca Integral para hacer estudio de Maestría en Ciencias por 2 años. MEXICO Agosto 2003
Beca para estudios de Doctorado en Ciencias Luego de aprobar el proceso de admisión en el Instituto Nacional de Astrofísica, Óptica y Electrónica de México, el CONACYT otorga esta Beca Integral para hacer estudios de Doctorado en Ciencias por 4 años. MEXICO Enero 2006

Derechos de Propiedad Intelectual

Tipo de PI Estado Título de la PI Tipo de Participación País
 

Productos de Desarrollo Industrial

Denominación Tipo de Desarrollo Tipo de Participación Estado del Desarrollo Alcance
Contactar investigador Aquí

Los investigadores son responsables por los datos que consignen en la ficha personal del Directorio Nacional de Investigadores en CTeI, la cual podrá ser verificada en cualquier oportunidad por el CONCYTEC.

De comprobarse fraude o falsedad de la información y/o los documentos adjuntados, el CONCYTEC, podrá dar de baja el registro, sin perjuicio de iniciar las acciones, correspondientes.