¿HAS OLVIDADO TU CONTRASEÑA?

Para enviarte una nueva contraseña, escribe la dirección de correo electrónico completa que registraste en el Directorio.

Regresar

REGISTRO

Estimado usuario(a):

El presente módulo está dirigido exclusivamente a nuevos usuarios que desean pertenecer al Directorio Nacional d e Investigadores, Tecnología e Innovación Tecnológica de CONCYTEC.
Ficha CTI Vitae
GONZALEZ REAÑO JORGE LUIS

Ingeniero Electrónico graduado por la Universidad Privada Antenor Orrego en 2008. Maestría en el área de Microelectrónica por la Universidad de São Paulo en 2013. Doctorado en Ciencia de la Computación por la Universidad de Campinas en 2021. Investigador colaborador del Lightwave Research Laboratory de Columbia University, NY. Sus áreas de interés son arquitectura de computadores, interconexiones ópticas integradas, sistemas de memoria y tráfico intra-chip.

Fecha de última actualización: 08-03-2025
 
Código de Registro:   P0177054
Ver:   Ficha Renacyt
Logo Concytec


Scopus Author Identifier: 57193623498
Fecha:  24/06/2020

Datos Personales

    Fuente
Apellidos : GONZALEZ REAÑO
Nombres: JORGE LUIS
Género: MASCULINO
Nacionalidad: PERÚ

Datos Actuales

Pagina web personal: http://
Pais de residencia: Perú

Experiencia Laboral

Institución Cargo Descripción del cargo Cargo en I+d+i Fecha Inicio Fecha Fin
UNIVERSIDAD DE INGENIERIA Y TECNOLOGIA PROFESOR A TIEMPO COMPLETO Docente del Departamento de Ciencia de la Computación Docente Investigador Marzo 2020 A la actualidad
COLUMBIA UNIVERSITY,NEW YORK ASSOCIATE STAFF Otros cargos relacionados a (I+D+i) Diciembre 2017 Junio 2018

Experiencia Laboral como Docente

Institución Tipo Institución Tipo Docente Descripción del cargo Fecha Inicio Fecha Fin
UNIVERSIDAD DE INGENIERIA Y TECNOLOGIA Universidad Contratado Profesor Escuela de Posgrado Maestría en Ciencia de Datos Agosto 2024 Diciembre 2024
UNIVERSIDAD RICARDO PALMA Universidad Contratado Profesor Postgrado Julio 2019 Diciembre 2019
UNIVERSIDAD DE INGENIERIA Y TECNOLOGIA Universidad Contratado Docente a Tiempo Parcial del Departamento de Ciencia de la Computación Junio 2019 Febrero 2020
STATE UNIVERSITY OF CAMPINAS (UNICAMP) Universidad Contratado PED - Laboratorio de Projetos de Sistemas Computacionais Febrero 2016 Julio 2016
STATE UNIVERSITY OF CAMPINAS (UNICAMP) Universidad Contratado PED - Introdução ao Projeto de Sistemas Embarcados Febrero 2014 Julio 2014
UNIVERSIDAD SAO PAULO Universidad Contratado Programa de Aperfeiçoamento de Ensino PAE Proyecto de Circuitos Integrados Semi-dedicados - POLI Julio 2012 Noviembre 2012
UNIVERSIDAD SAO PAULO Universidad Contratado Programa de Aperfiçoamento de Ensino Proyecto de Sistemas Integrados - POLI-USP Marzo 2012 Junio 2012

Experiencia como Asesor de Tesis

Universidad Tesis Tesista(s) Repositorio Fecha Aceptación de Tesis
UNIVERSIDAD DE INGENIERIA Y TECNOLOGIA Licenciado / Título Jose Leonidas Garcia Gonzales Diciembre 2022
UNIVERSIDAD DE INGENIERIA Y TECNOLOGIA Licenciado / Título Mauricio Jorge Pinto Larrea Febrero 2024

Experiencia como evaluador y/o formulador de proyectos

Tipo de experiencia Ańo Tipo de proyecto Entidad financiadora Nombre del concurso Metodología de evaluación Monto proyecto (USD)
Experiencia como Evaluador 2020 Otros FONDO NACIONAL DE DESARROLLO CIENTIFICO, TECNOLOGICO Y DE INNOVACION TECNOLOGICA - FONDECYT Proyectos Especiales: Modalidad Necesidades Emergentes al COVID-19 Evaluador por pares 90000.0
Experiencia como formulador(sólo proyectos ganados) 2023 Proyectos de equipamiento cientifico/tecnológico PROGRAMA NACIONAL DE INVESTIGACIÓN CIENTÍFICA Y ESTUDIOS AVANZADOS - PROCIENCIA Fortalecimiento de Laboratorios - E044-2023-01-BM 486000.0
Experiencia como formulador(sólo proyectos ganados) 2023 Proyectos de investigación aplicada UNIVERSIDAD DE INGENIERIA Y TECNOLOGIA FONDO SEMILLA UTEC 2630.0

Formación Académica (Fuente: SUNEDU)

Grado Título Centro de Estudios País de Estudios Fuente
DOCTORADO GRADO DE DOCTOR EN CIENCIAS DE LA COMPUTACIÓN (GRADO DE DOCTOR) UNIVERSIDADE ESTADUAL DE CAMPINAS BRASIL
BACHILLER BACHILLER EN INGENIERIA ELECTRONICA UNIVERSIDAD PRIVADA ANTENOR ORREGO PERÚ
LICENCIADO / TÍTULO INGENIERO ELECTRONICO UNIVERSIDAD PRIVADA ANTENOR ORREGO PERÚ
MAGISTER GRADO DE: MAGÍSTER EN CIENCIAS, PROGRAMA: INGENIERÍA ELÉCTRICA, ÁREA DE CONCENTRACIÓN: MICROELECTRÓNICA UNIVERSIDADE DE SAO PAULO BRASIL

Formación Académica (Fuente: Manual)

Grado Título Centro de Estudios País de Estudios Fecha de inicio Fecha fin Fuente

Estudios Técnicos

Centro de estudios Carrera Fecha de Inicio Fecha de fin

Estudios académicos y/o técnicos superiores en curso

Centro de estudios Carrera Tipo de estudios Fecha de inicio

Formación Complementaria

Centro de estudios Capacitación complementaria Frecuencia Cantidad País de estudio Fecha de inicio Fecha fin

Idiomas

Idioma Lectura Conversación Escritura Forma de aprendizaje Lengua Materna
INGLES AVANZADO AVANZADO AVANZADO Estudio Instituto NO
PORTUGUES AVANZADO AVANZADO AVANZADO Otros NO
ESPAÑOL O CASTELLANO AVANZADO AVANZADO AVANZADO Otros SI

Línea de investigación

Área Sub área Disciplina Temática Ambiental Temática Médica y de la Salud
Ingeniería y Tecnología Ingenierías Eléctrica, Electrónica e Informática Hardware y arquitectura de computadores
Ciencias Naturales Ciencias de la tierra y medioambientales Meteorología y ciencias atmosféricas Tecnología e innovación Ambiental
Ciencias Naturales Computación y ciencias de la información Ciencias de la computación

Producción científica

Tipo Producción Título Autor Año de Producción DOI Revista Fuente Cuartil de ScimagoJR o JCR*
Artículo en revista científica Inter-Node Message Passing Through Optical Reconfigurable Memory Channel Palma M.G. 2024 10.1109/ACCESS.2024.3412878 IEEE Access Q1
Journal-article Angle-Based Parametrization with Evolutionary Optimization for OESCL-Band Y-Junction Splitters 2023 10.3390/PHOTONICS10020152 Multidisciplinary Digital Publishing Institute a través de ORCID
Artículo en revista científica Optically connected memory for disaggregated data centers Gonzalez J. 2022 10.1016/j.jpdc.2022.01.013 Journal of Parallel and Distributed Computing Q1
Conference Paper Optically connected memory for disaggregated data centers Gonzalez J. 2020 10.1109/SBAC-PAD49847.2020.00017 Proceedings - Symposium on Computer Architecture and High Performance Computing No Aplica
Conference Paper Optically connected and reconfigurable GPU architecture for optimized peer-to-peer access Anderson E. 2018 10.1145/3240302.3240418 ACM International Conference Proceeding Series No Aplica
Conference Paper Architecting a computer with a full optical RAM Gonzalez J. 2017 10.1109/ICECS.2016.7841302 2016 IEEE International Conference on Electronics, Circuits and Systems, ICECS 2016 No Aplica
Conference Paper Intra-chip traffic generation under autoregressive models based on time series obtained by TLM simulation Bueno Filho J.E.C. 2016 10.1109/SOCC.2016.7905431 International System on Chip Conference No Aplica
Conference Paper Long range dependence in intrachip transaction level traffic Gonzalez J. 2013 10.1109/LASCAS.2013.6519074 2013 IEEE 4th Latin American Symposium on Circuits and Systems, LASCAS 2013 - Conference Proceedings No Aplica
Conference Paper Workload and task characterization based on operation modes timing analysis Gustavo A. 2012 10.1109/SOCC.2012.6398356 International System on Chip Conference No Aplica

* Sólo se presentan los cuartiles para la producción tipo artículos y review.

** Cuartil no disponible para el año de la publicación.

*** La revista no tiene cuartil en el año de la publicación.


Otras Producciones

Tipo de Producción Título Año de Producción Título de la fuente

Proyectos de Investigación

Tipo Proyecto Título Descripción Institución Fecha de Inicio Fecha Fin Inv. Principal Área OCDE
Proyectos de investigación OMPSoC:Heterogeneous Optical Multiprocessor System on Chip Modeling STATE UNIVERSITY OF CAMPINAS (UNICAMP) Mayo 2014 Febrero 2018 JORGE LUIS GONZALEZ REAÑO Ingeniería y Tecnología
Proyectos de investigación Compressão de Código SAMSUNG PESQUISA Mayo 2013 Abril 2014 RODOLFO JARDIM DE AZEVEDO Ingeniería y Tecnología
Proyectos de investigación Ajuste de tráfego intrachip obtido por simulação no nível de transação a modelos de séries autossimilares ESCOLA POLITÉCNICA DA USP Octubre 2010 Noviembre 2012 JORGE LUIS GONZÁLEZ REAÑO Ingeniería y Tecnología
Proyectos de investigación Evaluation of the GPU architecture to solve partial differential equations UNIVERSIDAD DE INGENIERIA Y TECNOLOGIA Enero 2022 Mayo 2022 JORGE LUIS GONZALEZ REAÑO Ciencias Naturales
Proyectos de investigación Simulación de trayectorias y cuantificación de contaminantes medioambientales UNIVERSIDAD NACIONAL DE TUMBES Diciembre 2021 Diciembre 2022 LUIS JHONY CAUCHA MORALES Ciencias Naturales

Proyectos importados de ORCID

Tipo de financiamiento Título Descripción Institución Fecha de Inicio Fecha de Fin

Derechos de Propiedad Intelectual

Título de la Propiedad Intelectual (PI) Tipo de PI Entidad donde se tramitó la PI País Nombre del propietario de la PI Trámite vía PCT Estado de la patente Número de registrode la PI Rol de participación Participación en los derechos de la PI

Productos de Desarrollo Industrial

Denominación Tipo de desarrollo Tipo de participación Estado del desarrollo Alcance del desarrollo Estado del uso del desarrollo Propietario del desarrollo

Distinciones y Premios

Institución Distinción Descripción País Web Referencia
Contactar investigador Aquí

Los investigadores son responsables por los datos que consignen en la ficha personal del Directorio Nacional de Investigadores en CTeI, la cual podrá ser verificada en cualquier oportunidad por el CONCYTEC.

De comprobarse fraude o falsedad de la información y/o los documentos adjuntados, el CONCYTEC, podrá dar de baja el registro, sin perjuicio de iniciar las acciones, correspondientes.