¿HAS OLVIDADO TU CONTRASEÑA?

Para enviarte una nueva contraseña, escribe la dirección de correo electrónico completa que registraste en el Directorio.

Regresar

REGISTRO

Estimado usuario(a):

El presente módulo está dirigido exclusivamente a nuevos usuarios que desean pertenecer al Directorio Nacional d e Investigadores, Tecnología e Innovación Tecnológica de CONCYTEC.
Ficha CTI Vitae
TONFAT SECLEN JORGE LUCIO

Ingeniero Electrónico de la PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ (2008) y Doctor en Microelectrónica de la UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL (2015). Tiene experiencia en el área de Ingeniería Electrónica, con énfasis en Microelectrónica, actuando principalmente en los siguientes temas: Efectos de la radiación en circuitos integrados CMOS, verificación funcional de circuitos digitales y técnicas de tolerancia a fallas en FPGAs y ASICs. Actualmente trabaja en el AUSTRIAN SPACE RESEARCH INSTITUTE, desarrollando el módulo RDCU (Router and Data Compression Unit) para la misión espacial PLATO de la agencia espacial europea (ESA).

Fecha de última actualización: 30-03-2023


Scopus Author Identifier: 37056436800

Datos Personales

    Fuente
Apellidos : TONFAT SECLEN
Nombres: JORGE LUCIO
Género: MASCULINO
Nacionalidad: PERÚ

Datos Actuales

Pagina web personal: https://br.linkedin.com/in/jtonfat
Pais de residencia: Austria

Experiencia Laboral

Institución Cargo Descripción del cargo Cargo en I+d+i Fecha Inicio Fecha Fin
AUSTRIAN SPACE RESEARCH INSTITUTE (IWF) INVESTIGADOR POSDOCTORAL Investigación y desarrollo de la unidad de compresión y ruteamiento de datos para la misión PLATO de la agencia espacial europea (ESA) Otros cargos relacionados a (I+D+i) Octubre 2016 Octubre 2022
AUSTRIAN SPACE RESEARCH INSTITUTE (IWF) INGENIERO Investigación y desarrollo de los siguientes sistemas electronicos: - la unidad de compresión y ruteamiento de datos (RDCU) para la misión PLATO de la agencia espacial europea (ESA) - la unidad de procesamiento de datos (DPU) del instrumento SXI para la misión SMILE de la agencia espacial europea (ESA) - la unidad de procesamiento de datos (DPU) del instrumento Maniac para la misión Comet Interceptor de la agencia espacial europea (ESA) Otros cargos relacionados a (I+D+i) Octubre 2022 A la actualidad
INSTITUTO DE INFORMATICA UFRGS INVESTIGADOR POSDOCTORAL I primarily study two open issues of radiation effects in FPGAs: • The influence of High-level synthesis (HLS) directives in the soft error susceptibility. • The characterization of multiple bit upsets (MBU) in 28-nm SRAM-based FPGAs under heavy ions. Besides my research duties, I am participating in the following activities: • Development of the scientific payload of the Brazilian NanoSatC BR-2 using ARM + FPGAs (SRAM and FLASH-based) Otros cargos relacionados a (I+D+i) Agosto 2015 Setiembre 2016

Experiencia Laboral como Docente

Institución Tipo Institución Tipo Docente Descripción del cargo Fecha Inicio Fecha Fin
CENTRO UNIVERSITÁRIO RITTER DOS REIS Universidad Contratado Docente del área de Informática para el Programa Federal PRONATEC Agosto 2014 Abril 2015

Experiencia como Asesor de Tesis

Universidad Tesis Tesista(s) Repositorio Fecha Aceptación de Tesis

Experiencia como evaluador y/o formulador de proyectos

Tipo de experiencia Ańo Tipo de proyecto Entidad financiadora Nombre del concurso Metodología de evaluación Monto proyecto (USD)

Formación Académica (Fuente: SUNEDU)

Grado Título Centro de Estudios País de Estudios Fuente
LICENCIADO / TÍTULO INGENIERO ELECTRONICO PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ PERÚ
BACHILLER BACHILLER EN CIENCIAS PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ PERÚ

Formación Académica (Fuente: Manual)

Grado Título Centro de Estudios País de Estudios Fecha de inicio Fecha fin Fuente
DOCTORADO DOUTORADO EM MICROELETRONICA UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL-UFRGS BRASIL Agosto 2011 Agosto 2015
MAGISTER MESTRE EM MICROELECTRONICA UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL BRASIL Marzo 2009 Marzo 2011
BACHILLER BACHILLER EN CIENCIAS CON MENCION EN INGENIERIA ELECTRONICA PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU PERÚ Agosto 2002 Diciembre 2007

Estudios Técnicos

Centro de estudios Carrera Fecha de Inicio Fecha de fin

Estudios académicos y/o técnicos superiores en curso

Centro de estudios Carrera Tipo de estudios Fecha de inicio

Formación Complementaria

Centro de estudios Capacitación complementaria Frecuencia Cantidad País de estudio Fecha de inicio Fecha fin

Idiomas

Idioma Lectura Conversación Escritura Forma de aprendizaje Lengua Materna
INGLES AVANZADO SUPERIOR AVANZADO AVANZADO Estudio Instituto NO
ALEMAN BÁSICO BÁSICO BÁSICO Otros NO
PORTUGUES AVANZADO SUPERIOR AVANZADO SUPERIOR AVANZADO SUPERIOR Otros NO

Línea de investigación

Área Sub área Disciplina Temática Ambiental Temática Médica y de la Salud
Ingeniería y Tecnología Ingenierías Eléctrica, Electrónica e Informática Hardware y arquitectura de computadores
Ciencias Naturales Computación y ciencias de la información Ciencias de la computación
Ingeniería y Tecnología Ingenierías Eléctrica, Electrónica e Informática Ingeniería eléctrica y electrónica

Producción científica

Tipo Producción Título Autor Año de Producción DOI Revista Fuente Cuartil de ScimagoJR o JCR*
Conference Paper A combined software and hardware data compression approach in PLATO Loidolt D. 2020 10.1117/12.2561137 Proceedings of SPIE - The International Society for Optical Engineering No Aplica
Conference Paper The instrument control unit of the PLATO payload: Design consolidation following the preliminary design review by ESA Cosentino R. 2020 10.1117/12.2562003 Proceedings of SPIE - The International Society for Optical Engineering No Aplica
Conference Paper Experimental applications on SRAM-Based FPGA for the NanosatC-BR2 scientific mission Benevenuti F. 2019 10.1109/IPDPSW.2019.00032 Proceedings - 2019 IEEE 33rd International Parallel and Distributed Processing Symposium Workshops, IPDPSW 2019 No Aplica
Artículo en revista científica On the Reliability of Linear Regression and Pattern Recognition Feedforward Artificial Neural Networks in FPGAs Libano F. 2018 10.1109/TNS.2017.2784367 IEEE Transactions on Nuclear Science Q2
Book Applying TMR in hardware accelerators generated by high-level synthesis design flow for mitigating multiple bit upsets in SRAM–Based FPGAs 2017 10.1007/978-3-319-56258-2_18 Scopus to ORCID a través de ORCID
Conference Paper Applying TMR in hardware accelerators generated by high-level synthesis design flow for mitigating multiple bit upsets in SRAM–Based FPGAs Dos Santos A.F. 2017 10.1007/978-3-319-56258-2_18 Lecture Notes in Computer Science No Aplica
Artículo en revista científica Soft error susceptibility analysis methodology of HLS designs in SRAM-based FPGAs Tonfat J. 2017 10.1016/J.MICPRO.2017.04.016 Microprocessors and Microsystems Q3
Conference Paper Leakage current analysis in static CMOS logic gates for a transistor network design approach Tonfat J. 2017 10.1109/PATMOS.2016.7833673 Proceedings - 2016 26th International Workshop on Power and Timing Modeling, Optimization and Simulation, PATMOS 2016 No Aplica
Conference Paper Analyzing the influence of the angles of incidence on SEU and MBU events induced by low LET heavy ions in a 28-nm SRAM-based FPGA Tonfat J. 2017 10.1109/RADECS.2016.8093186
Artículo en revista científica Analyzing Reliability and Performance Trade-Offs of HLS-Based Designs in SRAM-Based FPGAs under Soft Errors Tambara L.A. 2017 10.1109/TNS.2017.2648978 IEEE Transactions on Nuclear Science Q2
Artículo en revista científica Analyzing the Influence of the Angles of Incidence and Rotation on MBU Events Induced by Low LET Heavy Ions in a 28-nm SRAM-Based FPGA Tonfat J. 2017 10.1109/TNS.2017.2727479 IEEE Transactions on Nuclear Science Q2
Conference Paper Method to analyze the susceptibility of HLS designs in SRAM-based FPGAs under soft errors Tonfat J. 2016 10.1007/978-3-319-30481-6_11 Lecture Notes in Computer Science No Aplica
Artículo en revista científica Analyzing the Impact of Radiation-Induced Failures in Programmable SoCs Tambara L.A. 2016 10.1109/TNS.2016.2522508 IEEE Transactions on Nuclear Science Q2
Artículo en revista científica Reliability on ARM Processors Against Soft Errors Through SIHFT Techniques Chielle E. 2016 10.1109/TNS.2016.2525735 IEEE Transactions on Nuclear Science Q2
BachelorThesis Diseño de un modulador FM basado en la tecnología software-defined radio en FPGA Tonfat Seclen, Jorge Lucio 2016 No Aplica
Book Chapter Multiple fault injection platform for SRAM-based FPGA based on ground-level radiation experiments Tonfat J. 2015 10.1007/978-3-319-14352-1_10
Conference Paper Energy efficient frame-level redundancy scrubbing technique for SRAM-based FPGAs Tonfat J. 2015 10.1109/AHS.2015.7231160 2015 NASA/ESA Conference on Adaptive Hardware and Systems, AHS 2015 No Aplica
Conference Paper Multiple fault injection platform for SRAM-based FPGA based on ground-level radiation experiments Tarrillo J. 2015 10.1109/LATW.2015.7102494 2015 16th Latin-American Test Symposium, LATS 2015 No Aplica
Conference Paper Analyzing the Effectiveness of a Frame-Level Redundancy Scrubbing Technique for SRAM-based FPGAs Tonfat J. 2015 10.1109/TNS.2015.2489601 IEEE Transactions on Nuclear Science No Aplica
Conference Paper Voltage scaling and aging effects on soft error rate in SRAM-based FPGAs Kastensmidt F.L. 2014 10.1016/J.MICROREL.2014.07.100 Microelectronics Reliability No Aplica
Conference Paper Aging and voltage scaling impacts under neutron-induced soft error rate in SRAM-based FPGAs Kastensmidt F.L. 2014 10.1109/ETS.2014.6847845 Proceedings - 2014 19th IEEE European Test Symposium, ETS 2014 No Aplica
Conference Paper Measuring the impact of voltage scaling for soft errors in SRAM-based FPGAs from a designer perspective Tonfat J. 2014 10.1109/IMS3TW.2014.6997398 19th Annual International Mixed-Signals, Sensors, and Systems Test Workshop, IMS3TW 2014 - Proceedings No Aplica
Conference Paper Soft error rate in SRAM-based FPGAs under neutron-induced and TID effects Tambara L.A. 2014 10.1109/LATW.2014.6841920 LATW 2014 - 15th IEEE Latin-American Test Workshop No Aplica
Conference Paper Using electromagnetic emanations for variability characterization in Flash-based FPGAs Tarrillo J. 2013 10.1109/ISVLSI.2013.6654631 Proceedings of IEEE Computer Society Annual Symposium on VLSI, ISVLSI No Aplica
Conference Paper Analyzing the influence of voltage scaling for soft errors in SRAM-based FPGAs Tonfat J. 2013 10.1109/RADECS.2013.6937403 Proceedings of the European Conference on Radiation and its Effects on Components and Systems, RADECS No Aplica
Conference Paper Soft-error probability due to SET in clock tree networks Chipana R. 2012 10.1109/ISVLSI.2012.39 Proceedings - 2012 IEEE Computer Society Annual Symposium on VLSI, ISVLSI 2012 No Aplica
Conference Paper Low power 3-2 and 4-2 adder compressors implemented using ASTRAN Tonfat J. 2012 10.1109/LASCAS.2012.6180303 2012 IEEE 3rd Latin American Symposium on Circuits and Systems, LASCAS 2012 - Conference Proceedings No Aplica
Conference Paper SET susceptibility estimation of clock tree networks from layout extraction Chipana R. 2012 10.1109/LATW.2012.6261256 LATW 2012 - 13th IEEE Latin American Test Workshop No Aplica
Conference Paper Functional verification of logic modules for a Gigabit Ethernet switch Tonfat J. 2011 10.1109/LATW.2011.5985930 LATW 2011 - 12th IEEE Latin-American Test Workshop No Aplica
Conference Paper SET susceptibility analysis in buffered tree clock distribution networks Chipana R. 2011 10.1109/RADECS.2011.6131404 Proceedings of the European Conference on Radiation and its Effects on Components and Systems, RADECS No Aplica
Conference Paper Design and verification of a layer-2 Ethernet MAC classification engine for a Gigabit Ethernet switch Tonfat J. 2010 10.1109/ICECS.2010.5724475 2010 IEEE International Conference on Electronics, Circuits, and Systems, ICECS 2010 - Proceedings No Aplica

* Sólo se presentan los cuartiles para la producción tipo artículos y review.

** Cuartil no disponible para el año de la publicación.

*** La revista no tiene cuartil en el año de la publicación.


Otras Producciones

Tipo de Producción Título Año de Producción Título de la fuente
CAPÍTULO DE LIBRO Multiple Fault Injection Platform for SRAM-Based FPGA Based on Ground-Level Radiation Experiments 2016 FPGAs and Parallel Architectures for Aerospace Applications

Proyectos de Investigación

Tipo Proyecto Título Descripción Institución Fecha de Inicio Fecha Fin Inv. Principal Área OCDE
EDDASIC - Desarrollo de un Prototipo en ASIC de un Switch EDD La grande tendencia mundial en telecomunicaciones es el ofrecimiento de puertas Ethernet para el usuario, debido a la praticidad y grande flexibilidad en el ofrecimiento de servicio de ultima geración. Son los llamados servicios Triple Play: Voz, Video y Datos. El foco del trabajo es el desarrollo de un circuito integrado capaz de atender los requisitos técnicos de ese mercado emergente, con una solución de alta relación costo - beneficio. UFRGS Enero 2008 Enero 2010 DR. RICARDO REIS Ingeniería y Tecnología
Proyectos de investigación Radiation Effects in IC and Soft Error Mitigation Techniques Study the radiation effects in integrated systems by analyzing in details the transient faults effects on circuits working in critical applications. Our group models and creates tools to inject faults into systems to predict in early stages of the design development the effect of errors in the application. We develop a set of mitigation techniques based on redundancy at hardware and software level for many types of integrated circuits such as FPGAs, microprocessors and ASICs. INSTITUTO DE INFORMATICA UFRGS Enero 2012 Agosto 2016 DRA. FERNANDA LIMA KASTENSMIDT Ingeniería y Tecnología
Proyectos de investigación FPGA Development of the Router and Data Compression Unit (RDCU) for the ESA PLATO Mission The Austrian space research institute (IWF) participates in the European Space Agency (ESA) Planetary PLAnetary Transits and Oscillations of stars (PLATO) mission. Its objective is to find and study a large number of extrasolar planetary systems, with emphasis on the properties of terrestrial planets in the habitable zone around solar-like stars. We are developing the RDCU unit for data communication and compression between the ICU and the telescope sensors. AUSTRIAN SPACE RESEARCH INSTITUTE (IWF) Octubre 2016 Octubre 2022 DR. MANFRED STELLER Ingeniería y Tecnología

Proyectos importados de ORCID

Tipo de financiamiento Título Descripción Institución Fecha de Inicio Fecha de Fin

Derechos de Propiedad Intelectual

Título de la Propiedad Intelectual (PI) Tipo de PI Entidad donde se tramitó la PI País Nombre del propietario de la PI Trámite vía PCT Estado de la patente Número de registrode la PI Rol de participación Participación en los derechos de la PI

Productos de Desarrollo Industrial

Denominación Tipo de desarrollo Tipo de participación Estado del desarrollo Alcance del desarrollo Estado del uso del desarrollo Propietario del desarrollo

Distinciones y Premios

Institución Distinción Descripción País Web Referencia
THE INSTITUTEOF ELECTRICAL AND ELECTRONICS ENGINEERS IEEE IEEE Best Student Paper Contest R9 Latinamerica and Caribean Best Student Paper Contest de la región 9 del IEEE ZONA NEUTRAL http://www.ieeeperu.org/content/view/110/122/
INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS (IEEE) 2nd Prize in the Young Professionals and Ph.D. Students Forum I was awarded with the 2nd Prize in the Young Professionals and Ph.D. Students Forum of the 6th IEEE Latin American Symposium on Circuits and Systems 2015 for the work : "Frame-level Redundancy Correction Technique for SRAM-based FPGAs" URUGUAY
UNIVERSIDADE FEDERAL DE SANTA MARIA (UFSM) Best Paper Award at the South Symposium on Microelectronics 2015 I obtained this award for my work: "A Novel Frame-level Redundancy Scrubbing Technique for SRAM-based FPGAs" BRASIL
SPECIAL INTEREST GROUP ON DESIGN AUTOMATION (SIGDA) 4th place at the International Symposium on Physical Design (ISPD) I participated as an advisor for the 2016 Routability-driven FPGA placement contest. The team was composed by Julia Puget and Andre Oliveira, with Jorge Tonfat, Marcelo Johann and Ricardo Reis as advisors. All team members from UFRGS university at Porto Alegre, Brazil. ESTADOS UNIDOS http://www.ispd.cc/contests/16/ispd2016_contest.html
IFIP/IEEE INTERNATIONAL CONFERENCE ON VERY LARGE SCALE INTEGRATION (VLSI-SOC) Best PhD Thesis Award I received the distiction for best PhD thesis at the 2016 IEEE/IFIP VLSI-SoC International conference held in Tallinn, Estonia. ESTONIA http://ati.ttu.ee/vlsi-soc2016/
Contactar investigador Aquí

Los investigadores son responsables por los datos que consignen en la ficha personal del Directorio Nacional de Investigadores en CTeI, la cual podrá ser verificada en cualquier oportunidad por el CONCYTEC.

De comprobarse fraude o falsedad de la información y/o los documentos adjuntados, el CONCYTEC, podrá dar de baja el registro, sin perjuicio de iniciar las acciones, correspondientes.